賽靈思公司今天宣布推出優化的完整數字前端（DFE）設計，幫助設計人員實現更快速、低成本3GPP LTE無線通信系統的開發。這是專門針對高性能3GPP LTE射頻應用的業界第一款DFE設計。該設計不僅能夠降低總功耗，同時其高可擴展能力還能夠支持從大型多扇區宏單元（multi-sector macrocell）基站到超微型基站的多種應用。

　　賽靈思3GPP LTE設計支持基于業界應用最廣泛的高性能FPGA系列 — Virtex-5 FPGA的全功能可編程開發平臺。該LTE DFE平臺包括：高度優化的數字上變頻（DUC）、數字下變頻（DDC）以及削峰（CFR）模塊，從而共同構成一個完整的LTE射頻子系統。平臺兼容賽靈思公司現有的數字預失真（DPD）設計，因此系統架構師可快速開發和集成高性能商用LTE系統的所有數字系統單元。同時，利用這一平臺，設計人員可以在比采用傳統專用標準器件（ASSP）和專用集成電路（ASIC）短得多的時間內完成系統設計。而此前的LTE開發系統都無法做到這些。

　　賽靈思公司射頻和無線接口產品高級產品經理David Hawke表示：“在未來的幾年時間里，LTE勢必成為主要的無線標準，開發人員必須保證在機會來臨時，迅速提供開發商試用所需要的產品，否則很容易錯過稍瞬即逝的市場機會。我們的DFE參考設計幫助設計人員更加輕松地充分利用賽靈思公司開發的系統知識、技術支持和優化技術，并將其應用于自身的3GPP LTE產品開發之中，從而大大節約工程成本、降低總體系統功耗并加快產品推出的時間表。”

靈活的高性能3GPP LTE平臺

　　今天，基站總成本中，射頻部分占高達60%，同時這部分成本在產品整體生命周期中發生的運營支出中也占了很大部分。賽靈思3GPP LTE平臺充分發揮Virtex-5 FPGA的嵌入式高性能、低功耗數字信號處理能力，從而幫助運營商在開發和運營LTE射頻設備時能夠大幅降低成本。

　　高度可配置的賽靈思的LTE DFE設計能夠支持七種單載波和多載波實現方式，包括單載波5、10、15和20 MHz帶寬、雙載波5和10 MHz帶寬以及四載波5 MHz 帶寬。 每種配置都提供優化解決方案，因此設計人員可以根據自己的系統要求選擇最適用的實施方案，不需要在設計方面做出犧牲就可以降低總體系統成本和功耗。利用業界領先的Xilinx System Generator for DSP工具套件，可以方便地對設計進行定制，以滿足企業特定的3GPP-LTE射頻應用。

價格和供貨情況

　　3GPP LTE參考設計包括全面的應用指南和設計文檔，如Virtex-5器件架構、測試向量和腳本等。設計人員利用這些資料可以在The MathWorks MATLAB® 環境中快速評估設計性能。同時還提供了將參考設計集成到目標系統設計的詳細指導。