欧美激情综合一区二区三区,青柠影院免费观看电视剧高清8,无码人妻精品一区二区蜜桃老年人,亚洲最大成人网站,亚洲中文字幕无码一区在线

新聞中心

EEPW首頁 > EDA/PCB > 新品快遞 > ARM發布基于TSMC 90納米工藝的DDR1和DDR2存儲器接口IP

ARM發布基于TSMC 90納米工藝的DDR1和DDR2存儲器接口IP

——
作者: 時間:2006-12-26 來源:
發布首款可即量產的基于 

Velocity DDR獲得 質量認證 

公司發布了其Artisan® 物理系列中的® VelocityTM (1/2),支持通用。ARM Velocity /2存儲器接口是第一個通過TSMC IP質量安全測試的、可即量產的IP。
TSMC設計服務市場代理總監Kuo Wu表示:“我們一貫致力于同我們的IP合作伙伴共同努力,將高質量的IP以最短的時間整合到我們客戶的領先的設計中。在我們對IP認證的嚴格要求下,ARM Velocity DDR1/2存儲器接口在我們的90納米取得了卓越的首次投片成功。”
ARM 90納米Velocity DDR1/2存儲器接口解決方案包括多組可編程ODT( on-die termination)和輸出驅動阻抗控制(output driver impedance control),所有的端頭在使用ARM先進的動態校準器電路的情況下能夠獲得很高的阻抗精度。這些特性提高了整體信號的完整性,并且加快高速系統設計的開發周期。90納米Velocity DDR1/2存儲器接口提供最適宜的解決方案,為需要用到SDRAM的眾多應用(例如主流臺式電腦、網絡設施和服務器)提供可調整的功耗和性能。這些可用于DDR1和的雙倍數據速度解決方案可以最高達800Mbps的數據速度運行,并實現了SDRAM組建和存儲器控制器之間的所有接口。
ARM物理IP部門總經理Brent Dichter表示:“ARM一貫承諾為客戶提供高質量的、已獲驗證的IP產品,確保他們的SoC設計獲得成功。Velocity DDR1/2存儲器接口解決方案通過TSMC IP質量認證體現了ARM物理IP的高質量,同時為我們共同的客戶提供了一個可信任的SoC解決方案。”

評論


相關推薦

技術專區

關閉