引言

隨著多媒體和網絡技術的發展,數字圖像大信息量的特點對圖像壓縮技術的要求越來越高，因此，專用高速數字信息處理技術成為發展的方向。其中，在硬件技術中，TI 推出的C5000系列DSP將數字信號處理器的處理能力提升到了一個新的高度，使信號處理系統的研究重點又回到軟件算法上。在壓縮算法研究方面，DCT、小波等多個算法因為其高可靠性和高效性也越來越受到青睞。

系統硬件設計

TMS320C5409作為主處理器的可行性分析

TMS320C5409時鐘頻率為100MHz，性價比極高。采用圍繞1組程序總線、3組數據總線和4組地址總線建立的改進型哈佛結構,取址和讀數可同時進行。有獨立的硬件乘法器,有利于實現優化卷積、數字濾波、FFT、矩陣運算等算法中的大量重復乘法運算。具有循環尋址、位倒序等特殊指令，這些指令使FFT、卷積等運算中的尋址、排序及計算速度大大提高。有一組或多組獨立的DMA總線，與CPU的程序、數據總線并行工作。

在本系統中，TMS320C5409作為主處理器，任務是實現JPEG壓縮編碼。

通過分析不難得到，當處理一幀大小為640