欧美激情综合一区二区三区,青柠影院免费观看电视剧高清8,无码人妻精品一区二区蜜桃老年人,亚洲最大成人网站,亚洲中文字幕无码一区在线

新聞中心

EEPW首頁 > EDA/PCB > 新品快遞 > 芯原和中芯國際發布0.13微米平臺

芯原和中芯國際發布0.13微米平臺

——
作者： 時間：2005-11-09 來源：
芯原股份有限公司（芯原，VeriSilicon），主要基于中國半導體生產工藝的領先芯片設計代工廠和世界一流的集成電路代工廠中芯國際(“SMIC”)，近日共同發布針對中芯國際0.13微米CMOS先進工藝的半導體標準設計平臺。這套平臺包括存儲器編譯器有單口和雙口靜態隨機存儲器，擴散可編程只讀存儲器，雙口寄存器組，標準單元庫和輸入／輸出單元庫。

該標準設計平臺是針對高密度、高速及低功耗、低漏電要求為中芯國際的0.13微米CMOS工藝量身定制的，通過了中芯國際流片驗證并支持業內主流EDA工具，包括Cadence、Magma、Mentor Graphics及Synopsys。 

芯原的董事長兼首席執行長戴偉民博士表示："我們特別針對中芯國際0.13微米先進工藝開發了低功耗、低漏電技術并將之用于標準設計平臺中，可較大程度降低芯片的功耗，對手持設備等領域采用的芯片意義重大。 超過500家國內外用戶已經下載了芯原的標準設計平臺并用于他們的設計，許多復雜的、百萬門級的系統級芯片取得了一次投片成功并進入量產。" 

中芯國際的總裁兼首席執行長張汝京博士表示：“在我們過去近四年的密切合作中，芯原公司為中芯國際提供過的0.25微米、0.18微米及0.15微米標準設計平臺，均取得了成功。現在又提供了0.13微米標準設計平臺。芯原的標準設計平臺加上其SoC設計服務能力與中芯國際先進工藝的結合，將會促使雙方國內外業務持續增長。”

評論


技術專區

關閉