欧美激情综合一区二区三区,青柠影院免费观看电视剧高清8,无码人妻精品一区二区蜜桃老年人,亚洲最大成人网站,亚洲中文字幕无码一区在线

新聞中心

EEPW首頁 > EDA/PCB > 業界動態 > Cadence“技術之旅”系列活動即將登陸亞洲

Cadence“技術之旅”系列活動即將登陸亞洲

——
作者：eaw 時間：2005-06-17 來源：eaw
Cadence公司將于7月14日到8月2日在亞太舉辦今年“技術之旅（ToT）”系列活動。該活動前身是“亞太技術巡展（ACTS）”。創辦于2002年的該系列活動，規模巨大，每年舉辦一屆，在過去的三年中，它已經成功地吸引了5,300多位專業設計人士參加。
本屆“技術之旅”的宗旨是向客戶展示Cadence最新技術和成果，幫助業內人士提升設計能力、促進生產效率、提高產量并縮短產品投放市場的周期。與會人士能借此機會深入了解Cadence公司的最新設計方法和流程，并與世界頂尖EDA公司資深工程師和業內人士進行深入的、面對面的交流。
本屆“技術之旅”亞太站的系列活動將于7月14日在漢城開始；相繼在7月18日在新加坡、7月20日在檳城、7月27日在上海、7月29日在北京，8月2日在深圳和新竹舉行。
在本屆“技術之旅”中，Cadence公司將會展示公司四大平臺技術的最新研究成果，其中包括Virtuoso定制設計平臺，Incisive功能驗證平臺，Encounter數字IC設計平臺以及Allegro系統互連設計平臺。
將在“技術之旅”中展示的重要內容包括：
 集成的功能驗證環境，其中包括基于斷言的驗證和綜合性的SystemVerilog， SystemC以及e基準測試支持等
 帶有加速和仿真功能的系統建模，能夠縮短軟件投入運行的周期
 集成的數字設計流程，用于低功耗設計和高性能SI-closure
 功能強大的前端數字設計流程，能夠在更短的時間內設計出面積更小、速度更快、功耗更低，性能更高的芯片電路
 新的射頻IC、系統IC、無線設計以及A/MS(模擬/混合信號)設計流程，能夠更好地處理寄生(parasitics)效應，并加速多域驗證的過程
 在硅封裝電路板上進行系統級互連優化，能夠縮小IP電路的面積，并且降低封裝成本，減少重新修改掩碼的操作以及在投入產品設計領域所耗費的精力
 基于小組的印制電路板設計技術，能夠協調處理多種風格的設計輸入樣本，及對印制電路板的設計進行劃分，從而縮短設計周期。此外還有模擬數千兆赫串行連接的技術，其最快處理速度可比SPICE高出1000倍
“技術之旅”為客戶提供了了解Cadence最新技術和方案的平臺，此外，Cadence的專家還會與客戶進行現場溝通。最重要的是，“技術之旅”為Cadence公司及其合作伙伴和客戶提供了一個構筑合作關系網絡的機會。欲了解本屆巡回研討會相關的更多信息，請參見。

評論


技術專區

關閉