設計人員經常試圖組合多個模數轉換器 (ADC)，目的是提高有效采樣率。盡管快閃轉換器（仍然是最快的 ADC 體系結構）在高速制造工藝誕生之前就已經問世了，但工藝技術的種種限制使早期的快閃轉換器局限于 10-20Msps 的范圍。今天，我們擁有了一些允許以千兆赫茲速率采樣的工藝速度和體系結構。（這類產品的一個例子就是美國國家半導體公司的 ADC081000，這是一種 8字節1Gbps 的 ADC）。

　　然而，由于各種工藝技術和架系結構技術給予了我們更高的速度，設計人員能夠擁有如此快速產品這個事實促使人們向往更高的采樣率。為了獲得這些更高的采樣率，設計人員有時試圖使用二至四個 ADC 元器件并組合其輸出。讓我們來檢驗這是否可行，以及可能會遇到的問題。

　　高速 ADC 一般是在一個時鐘邊沿對輸入信號進行采樣：或者是上升沿，或者是下降沿。這意味著每個時鐘周期有一個樣本，而 ADC 采樣率就等于 ADC 的時鐘速率。為了在稱作“交錯操作”的過程中組合兩個 ADC 的輸出，需要在時鐘信號的兩個邊沿都進行采樣，意味著提供給一個 ADC 的時鐘信號必須與提供給另一個 ADC 的時鐘信號呈 180