該結構圖中,CPLD和FPGA實現模塊接口,包括串并轉換、8位和32位數據總線間的轉換、SRAM等功能。采樣結果經過CPLD送至DSP運算處理（FFT變換、相關分析、功率譜分析等）后,由FPGA和USB接口送至主控計算機存儲和顯示。計算機應用程序易于實現豐富的圖形界面,具有良好的人機接口。

1 模數模塊

本系統主要用于振動信號和噪聲分析,要求采樣精度高,采樣頻率不超過100kHz。根據要求選用CRYSTAL公司的CS5396。該芯片

2 DSP處理器

選擇DSP處理器時主要考慮其運算速度、總線寬度和性價比。本系統采樣結構24位,最好選用32位DSP;系統要進行實時信號分析、模態分析等,要求有較高運算速度,所以選用TI公司的32位浮點DSP——TMS320VC33。該芯片采用哈佛結構,6級流水線操作,指令執行周期7ns,外設包括一個DMA控制器和一個緩沖串口。

N點復數FFT變換約做2N