65nm工藝：臺積電宣布工藝和制造展望
加入技術交流群
臺積電說FPGA廠商Altera和其他一些客戶已經提出了65nm的設計和原型，這些設計方案將在今年下半年提交給臺積電。他們稱65nm工藝比之90nm用在在SOC上面可以提高兩倍的器件密度。
臺積電的第一代65nm技術叫Nexsys，將在11月份開始生產，它對低功耗進行了優化，在2006年將有另一個高速的技術，到2006年年底將出現一般的65nm工藝。2007年還將推出一個SOI版本和一個超高速版本。據說Nexsys比90nm工藝提高50%速度，降低20%功耗。65nm工藝將包含strained silicon和nickel silicide，并且是臺積電的第三代low-k工藝，第四代銅互連工藝。而且可能是臺積電第一代使用immersion lithography的工藝。
另外有消息說臺積電正在進行80nm的過渡工藝，這是對90nm的改進，并且有普通的，高速的，低功耗的等版本。之前臺積電也有對130nm的改進，即110nm工藝。還有關于臺積電45nm工藝的消息，說在2008年會出現這樣的工藝。45nm工藝將使用銅互連，ultra low-k和immersion lithography。發言人認為high-k技術在45nm工藝上還不能使用。
臺積電說他們在2004年的成績是全球第二大半導體廠商，落后于Intel，不過領先于三星。臺積電的消息真多，他們在開一個會議。從這些消息可以看出工藝的大致發展路線圖。
相關推薦
-
-
| 2020-04-23
-
-
| 2023-03-23
-
-
| 2023-03-23
-
| 2023-04-14
-
評論