DVB-C解交織器的FPGA實現
——
作者:相海英 林濤
時間:2007-01-15
來源:電子設計應用
在DVB-C系統當中,實際信道中的突發錯誤往往是由脈沖干擾、多徑衰落引起的,在統計上是相關的,所以一旦出現不能糾正的錯誤時,這種錯誤將連續存在。因此在DVB-C系統里,采用了卷積交織來解決這種問題。它以一定規律擾亂源符號數據的時間順序,使其相關性減弱,然后將其送入信道,解交織器按相反規律恢復出源符號數據。
DVB-C的卷積交織和解交織原理為:交織由I=12(I為交織深度)個分支構成。每個分支的延時逐漸遞增,遞增的單元數M=n/I=204/12=17(M為交織基數)。這里的數據單位為字節。0支路無延時,1支路延時17個符號周期,11支路則延時l7
相關推薦
-
| 2002-05-25
-
| 2009-07-06
-
| 2009-07-13
-
| 2002-05-19
-
| 2009-07-06
-
| 2007-11-21
-
-
-
-
| 2009-07-06
-
| 2009-07-06
-
| 2008-06-18
-
-
| 2009-04-01
-
| 2009-07-06
-
| 2007-12-04
-
| 2002-05-14
-
| 2002-05-24
-
| 2002-05-24
-
| 2007-12-04
-
-
| 2009-05-19
-
| 2009-03-25
-
| 2007-11-23
-
| 2007-11-22


評論