東芝65納米設計采用Cadence QRC EXTRACTION
——
作者:
時間:2006-08-31
來源:www.ednchina.com
Cadence QRC Extraction可為基于單元的數字設計提供超越其它提取技術的有制造意識的硅精度。通過其分布于多重網絡處理器和計算集群的近似線性性能伸縮,它可顯著減少處理時間。它還為Cadence Encounter®數字IC設計平臺提供強大的多邊際條件支持和精確的增量式基于設計提交(signoff)的參數提取。
Cadence的產品分割策略針對特定級別的設計復雜性,為客戶提供多種級別技術。Cadence QRC Extraction有L、XL、和GXL系列產品可供選擇。
相關推薦
-
-
| 2002-05-14
-
| 2008-08-22
-
| 2009-07-06
-
| 2008-08-22
-
| 2007-11-23
-
| 2009-07-06
-
| 2008-08-22
-
| 2007-12-03
-
| 2009-07-06
-
| 2002-05-17
-
| 2008-08-13
-
| 2002-05-24
-
| 2009-07-06
-
-
| 2002-05-17
-
-
-
| 2007-11-22
-
| 2007-11-21
-
| 2009-07-06
-
-
| 2002-05-19
-
| 2007-12-04
-
| 2008-08-22



評論